RK3568_Tablet_REF_SCH_V20_20230927_Modify_Notes_CN

版　本：	V2.0
作　　者：	Zhangdz
审　　核：	Reviewer
日　期：	2023-09-27

瑞芯微电子股份有限公司

Rockchip Electronics Co., Ltd.

（版权所有，翻版必究）

免责声明

本文档按“现状”提供，瑞芯微电子股份有限公司（“本公司”，下同）不对本文档的任何陈述、信息和内容的准确性、可靠性、完整性、适销性、特定目的性和非侵权性提供任何明示或暗示的声明或保证。本文档仅作为使用指导的参考。

由于产品版本升级或其他原因，本文档将可能在未经任何通知的情况下，不定期进行更新或修改

商标声明

“Rockchip”、“瑞芯微”、“瑞芯”均为本公司的注册商标，归本公司所有。

本文档可能提及的其他所有注册商标或商标，由其各自拥有者所有。

版权所有 © 2023瑞芯微电子股份有限公司

超越合理使用范畴，非经本公司书面许可，任何单位和个人不得擅自摘抄、复制本文档内容的部分或全部，并不得以任何形式传播。

瑞芯微电子股份有限公司
地址： 福建省福州市铜盘路软件园A区18号
网址： www.rock-chips.com
客户服务电话： +86-591-83991906
客户服务传真： +86-591-83951833
客户服务邮箱： fae@rock-chips.com

更新记录

修订记录累积了每次文档更新的说明，最新版本的文档包含以前所有文档版本的更新内容。

版本	修改人	修改日期	修改说明	备注
V2.0	Zhangdz	2023.09.27	具体修改记录请见下面内容。	

Copyright © 2023 Rockchip Electronics Co., Ltd.

目录

更新记录 3

目录 4

1 原理图版本说明 5

2 最新V2.0版本原理图修改内容说明 5

2.1 Page 17.RK3568_VO Interface_1(LVDS功能更新) 5

2.2 Page 09.PCIE30/MULTI_PHY/VOP Fun Map 6

2.3 Page 22.Power_Ext Discrete/RTC IC 6

2.4 Page 54.VO-LCM_LVDS TX0/TX1 7

2.5 Page 55.VO-LCM_Dual LVDS TX 7

2.6 Page 13.RK3568_Flash/SD Controller 8

2.7 Page 15.RK3568_SARADC/GPIO 8

Copyright © 2023 Rockchip Electronics Co., Ltd.

1 原理图版本说明

基于《RK3568_Tablet_REF_SCH_V10_20210720.DSN》版本上更新修改。
最新版本为《RK3568_Tablet_REF_SCH_V20_20230927.DSN》

重要提醒：

不论是新设计还是旧设计，请重新检查各个电源域的软、硬件电源设值，kernel板级dts里面的io domains 配置需要与硬件实际连接的电源电压保持一致，否则有IO损坏的风险。

具体可参考设计指南GPIO章节描述，或RK发布的通知。

2 最新V2.0版本原理图修改内容说明

2.1 Page 17.RK3568_VO Interface_1(LVDS 功能更新)

增加LVDS_TX1功能支持，和LVDS_TX0组成双LVDS接口功能。
RK3568原理图库更新如下：



RK3568 Package Pin#	RK3568 V1.1	RK3568 V2.0
AD18	MIPI_DSI_TX1_D0P	MIPI_DSI_TX1_D0P/**LVDS_TX1_D0P**
AE18	MIPI_DSI_TX1_D0N	MIPI_DSI_TX1_D0N/**LVDS_TX1_D0N**
AD17	MIPI_DSI_TX1_D1P	MIPI_DSI_TX1_D1P/**LVDS_TX1_D1P**
AC17	MIPI_DSI_TX1_D1N	MIPI_DSI_TX1_D1N/**LVDS_TX1_D1N**
AD14	MIPI_DSI_TX1_D2P	MIPI_DSI_TX1_D2P/**LVDS_TX1_D2P**
AC14	MIPI_DSI_TX1_D2N	MIPI_DSI_TX1_D2N/**LVDS_TX1_D2N**
AD12	MIPI_DSI_TX1_D3P	MIPI_DSI_TX1_D3P/**LVDS_TX1_D3P**
AE12	MIPI_DSI_TX1_D3N	MIPI_DSI_TX1_D3N/**LVDS_TX1_D3N**
AD15	MIPI_DSI_TX1_CLKP	MIPI_DSI_TX1_CLKP/**LVDS_TX1_CLKP**
AE15	MIPI_DSI_TX1_CLKN	MIPI_DSI_TX1_CLKN/**LVDS_TX1_CLKN**
W15	MIPI_DSI_TX1_AVDD_0V9	MIPI_DSI_TX1/**LVDS_TX1**_AVDD_0V9
Y15	MIPI_DSI_TX1_AVDD_1V8	MIPI_DSI_TX1/**LVDS_TX1**_AVDD_1V8

Copyright © 2023 Rockchip Electronics Co., Ltd.

双通道LVDS功能，可支持LVDS0和LVDS1左右对调。

Note:

```
MIPI_DSI_TX0 + MIPI_DSI_TX1 support dual MIPI DSI TX interface,
Left and Right support redistribution.

LVDS_TX0 + LVDS_TX1 support dual LVDS TX interface,
Left and Right support redistribution
```

2.2 Page 09.PCIE30/MULTI_PHY/VOP Fun Map

VOP path map更新



2.3 Page 22.Power_Ext Discrete/RTC IC

VDD_CPU更新使用RK860-0供电，注意dts配置需要同步修改。



磁珠前级电容DNP，后级贴1uF



2.4 Page 54.VO-LCM_LVDS TX0/TX1

增加支持LVDS1接口参考电路



2.5 Page 55.VO-LCM_Dual LVDS TX

增加支持双LVDS接口参考电路



2.6 Page 13.RK3568_Flash/SD Controller

MaskRom测试点增加串接100ohm电阻，加强管脚保护，Layout时，要特别注意不能有分支，否则会影响信号质量。



Note:

For eMMC or Nand Flash:
If eMMC_D0/FLASH_D0=0V at after power on and reset
then system will enter into Maskrom mode.

Layout note:

Test point must be placed on the line, and no branch can be added



Note:

For SPI Flash:
If FSPI_CLK=0V at after power on and reset,
then system will enter into Maskrom mode.

Note:

Reserve TestPoint for put the system into Maskrom mode to update the firmware
When writing mismatched firmware or other conditions result in boot failure,
use this test point

Except in this case, please use Recovery Key
Put the system into loader mode to update the firmware

2.7 Page 15.RK3568_SARADC/GPIO

Recovery测试点增加串接100ohm电阻，加强管脚保护。



Note: